電磁的に結合されたデータの復元及びリタイミングを行う受信器

专利摘要:
本発明は、一実施形態において、被試験デバイス又は被試験リンクからの信号を電磁的にサンプリングする電磁カップラプローブと、該プローブからサンプリングされた電磁信号を受信し、該信号に対応するデジタル信号を出力する、例えば集積回路として構成された受信器と、を含むシステムを含む。その他の実施形態も説明される。
公开号:JP2011513766A
申请号:JP2010550929
申请日:2009-03-31
公开日:2011-04-28
发明作者:ジャーン，チアーン；テイト，ラリー；ニック，タッド；ベッカー，マシュー；ヤーン，ジービーン
申请人:インテル コーポレイション；
IPC主号:G01R31-302

专利说明:

[0001] 本発明は、電磁的に結合されたデータの復元及びリタイミングを行う受信器に関する。]
背景技術

[0002] 半導体デバイス及びバスを含む最近のコンピュータシステムでは、搭載される新たなシステム及びボードのデバッグ及び認証のため、また、製品リコールを回避するために設計若しくはプロセス、又はこれら双方に関連するものであり得る手戻り問題の原因を迅速に突き止めるため、ロジック／トラフィックトレースプローブを組み込んだ検証システム／ツールが用いられている。例えばマイクロプロセッサなどのますます高速化しつつある半導体デバイスの帯域幅をサポートするよう、そのようなデバイスをメモリ、グラフィック及び周辺機器に接続するバス上のデータレートは、より高いレートへと絶えず高められていかなければならない。デバイスのデバッグを行って製品を出荷するために、ロジック検証の目的で、そのようなデバイス同士の間での相互作用が観察される。]
[0003] 例えば入力／出力（Ｉ／Ｏ）バスなどの様々なデータバスのプロービングは、様々な直接取付け手法を用いて行われてきた。それらの手法の例としては、ロジックアナライザに接続される抵抗ベースのプローブ技術がある。しかしながら、そのようなプローブ技術は、より速いデータレートまでバスの速度が高められるとき、被試験リンク（link under test；ＬＵＴ）の信号品質（インテグリティ）問題を生じさせ得る。]
発明が解決しようとする課題

[0004] 電磁的に結合されたデータの復元及びリタイミングを行う受信器が提供される。]
課題を解決するための手段

[0005] 一態様に従った集積回路は、被試験デバイス（ＤＵＴ）又は被試験リンク（ＬＵＴ）からの信号を電磁的にサンプリングする電磁カップラプローブから、サンプリングされた電磁信号を受信し、前記ＤＵＴ又はＬＵＴからの前記信号に対応するデジタル信号を出力する受信デバイスを有する。]
図面の簡単な説明

[0006] 本発明の一実施形態例に従ったＬＵＴに電磁結合されたデータ受信器を示すブロック図である。
本発明の他の一実施形態例に従った受信器を示すブロック図である。
本発明の一実施形態に従ったトレーニング動作を示すフロー図である。
本発明の他の一実施形態例に従ったシステムを示すブロック図である。
本発明の他の一実施形態に従った試験対象システムを示すブロック図である。]
実施例

[0007] 被試験デバイス（ＤＵＴ）及び被試験リンク（ＬＵＴ）を調査するときに信号インテグリティ問題を軽減するため、ＬＵＴに取り付けられた電磁（ＥＭ）カップラに基づくプローブ技術が用いられ得る。ＥＭカップラは、ＬＵＴに最小限の外乱のみを生じさせながら、“制御された”クロストークを用いて、ＬＵＴ信号をサンプリングする。そして、サンプリングされた信号は、別個の集積回路（ＩＣ）又はその他の専用半導体デバイスとし得る受信器システムを用いて復元され、強められ、受信器システムからの送信のためにデジタル形式に変換される。]
[0008] より具体的には、本発明の実施形態は、直接取付け型のＥＭカップラプローブ（又はカップラ）のための受信器を提供し得る。ＥＭカップラプローブ（例えば、直接取付け型ＥＭカップラプローブなど）は、ＬＵＴ上の信号から結合される逆方向のクロストークを用いて、ＬＵＴをサンプリングする。サンプリングされた信号は、ＬＵＴ上に存在するデジタル信号を復元するために使用される。これは、電子受信部品（以下では受信器とも称する）を用いて達成される。カップラプローブは、ＬＵＴ信号の導関数的な信号を出力する。そして、ＬＵＴの出力信号は、先ず信号を積分することによって復元される。積分関数は、導関数とは逆のものであり、故に、スケーリングされた形態ではあるものの、ベースバンド信号が復元される。本発明の実施形態は、受信器に結合された分析装置を用いて信号伝達の検証又は論理的なデバッグを探ることを提供し得る。]
[0009] 図１は、本発明の一実施形態例に従ったＬＵＴに結合された電磁受信器のブロック図である。その他の実施形態及び構成も使用され得る。図１に示した実施形態は、ＬＵＴ上に伝送される直流（ＤＣ）バランスをとられた、あるいはＤＣバランスをとられていないデータに関係し得る。一例として、ＤＣバランスをとられたデータは、データ信号にエンコードされたクロック信号を含み得る。] 図１
[0010] 図１は、ＬＵＴ７０によって接続された送信デバイス５０と受信デバイス６０とを示している。用語ＬＵＴは、送信デバイス５０と受信デバイス６０との間の少なくとも１つの信号接続を意味する。送信デバイス５０及び受信デバイス６０は、バス、インターコネクト、信号線、印刷回路基板（ＰＣＢ）配線、フレックスケーブル、マイクロ同軸ケーブル、及び／又はその他の電気接続手段によって接続された、別々のＩＣ又はその他の半導体部品とし得る。] 図１
[0011] 送信デバイス５０は、受信デバイス６０へとＬＵＴ７０上で伝送されるデータを生成する処理回路又はその他のそのような回路を含み得る。データは、差動ＤＣエンコードデータであってもよい。少なくともＬＵＴ７０が２つのチップ間に接続され、２つのチップ間でデータが伝送されることを可能にするよう、送信デバイス５０は１つのチップ上に設けられ、受信デバイス６０は別の１つのチップ上に設けられ得る。（これら２つのチップのうちの少なくとも一方を含む）製品の検証処理中、（これら２つのチップのうちの少なくとも一方を含む）製品のデバッグ中、及び／又は（これら２つのチップのうちの少なくとも一方を含む）製品の実使用中に、データが伝送且つ／或いは検証され得る。]
[0012] 図１に示したＥＭ受信器１００は、ＬＵＴ７０に結合されたＥＭカップラプローブ１１０と、ＥＭカップラプローブ１１０に接続された受信器１２０とを含み得る。受信器１２０は、マイクロ同軸ケーブル、印刷回路基板（ＰＣＢ）配線、フレックスケーブル、及び／又はその他の電気接続手段を用いてＥＭカップラプローブ１１０に接続され得る。ＥＭカップラプローブ１１０は、サンプリングされた電磁信号を提供し得る。一例として、ＥＭカップラプローブ１１０は、ＬＵＴ７０の各差動対配線に対して２つの並列の信号配線を含んでいてもよい。ＥＭカップラプローブ１１０は、例えば直接的に結合されるなどして、ＬＵＴ７０に結合される。また、ＥＭカップラプローブ１１０は、誘導結合及び容量結合の双方を有することにより、ＬＵＴ７０に交流（ＡＣ）結合されてもよい。一例として、ＬＵＴ信号への結合信号の指標であるカップラプローブ強度は、およそ０．１＜Ｋｃ＜０．２の間に設定され得る。ただし、Ｋｃは結合係数（すなわち、カップラプローブへの入力におけるＬＵＴ電圧に対するカップラ出力電圧の比）として定義され、この場合、ＬＵＴ信号電力のおよそ１％から４％が除去される。これは、ＬＵＴ信号のインテグリティへの影響を最小化し得る。ＥＭカップラプローブ１１０のその他の例も本発明の範囲内にある。] 図１
[0013] 受信器１２０は、ＬＵＴ７０上で伝送されるデータ（又はデータパターン）に基づいて、カップラプローブ１１０から、サンプリングされた電磁信号を受信し得る。受信器１２０は、このデータを処理し、例えばロジックアナライザなどの別の装置に送信可能な復元され且つリタイミングされたデジタル信号を生成したり、あるいは直接的にデータを分析したりすることができる。ＥＭ受信器１００の受信器１２０の入力及び出力は、差動入力及び差動出力であってもよい。受信器１２０の出力信号は、ＬＵＴ上のデータの正当性又は不当性を確認するため、分析装置に提供され得る。分析装置は、オシロスコープ、ロジックアナライザ、又は復元されたデータを分析するその他の機器とし得る。受信器１２０はまた、データを直接的に処理してもよい。従って、受信器１２０は、受信した電磁信号上で信号処理を実行し、サンプリングされた信号に対応するリタイミングされたデジタルデータ信号を検証することを可能にする。]
[0014] 一実施形態において、ＥＭカップラプローブ１１０から受信されたＥＭ結合信号は、先ず、例えば積分器、増幅器、イコライザ及びドループ制御回路などの様々な回路を含み得るアナログフロントエンド（ＡＦＥ）１２５によって、復元され且つ増幅される。ＡＦＥ１２５から、調整されたアナログ信号がリタイマー（re-timer）１３０に提供され、リタイマー１３０は、アナログ波形をデジタルビット群に変換し、クロック−データ復元を実行し、且つ到来データストリームを異なるクロックにリタイミングする。一実施形態において、リタイマー１３０は少なくとも２つの並列経路を含み得る。２つの並列経路のうちの一方は、送信器１４５に出力するリタイミングされたデジタルデータを生成するためのデータパスであり、エラーパスと呼ぶ第２の並列経路は、リタイマー１３０のデータパスのサンプリングクロックを制御するために使用可能な様々な情報に関して有限状態機械（finite state machine；ＦＳＭ）１４０にフィードバック情報を提供するためのパスである。そして、この実装例において、各並列経路は、到来アナログ信号を異なるクロック位相でサンプリングするための、ＦＳＭ１４０によって制御される複数のサンプラーを含み得る。例えば、各並列経路は、１つのサンプラーが対応するサンプリングクロック（すなわち、データパスの場合のデータサンプリングクロック、及びエラーパスの場合の誤差サンプリングクロック）でクロック供給され、その他の残りのサンプラーが、サンプリングクロックとは異なる位相にある対応するエラークロックによってクロック供給され得る、例えば４つのサンプラーといった複数のサンプラーを含んでいてもよい。これら異なるクロック位相にある複数のサンプラーの各々によってサンプリングされた値に関する情報をフィードバックすることにより、ＦＳＭ１４０は、クロックがデータ・アイの実質的に中央に位置して最適な性能となるよう、データサンプリングクロックの位相を正確に制御し得る。]
[0015] なお、サンプラーを制御するために生成されるクロックは、ＦＳＭ１４０からの制御情報に応答して生成され得る（ＦＳＭ１４０はこの情報を、リタイマー１３０内に存在する複数の位相補間器（phase interpolator；ＰＩ）に提供し得る）。従って、リタイマー１３０はまた、複数の位相補間器（様々なサンプリングクロック及びエラークロックを生成するように、各位相補間器が、提供されたクロックを調整する）に提供されるクロックを生成するための、例えば位相ロックループ（ＰＬＬ）又は遅延ロックループ（ＤＬＬ）などのクロック制御機構を含み得る。]
[0016] ＦＳＭ１４０は、アナログフロントエンド１２０及びリタイマー１３０の制御設定の自動的なトレーニング（訓練）及び校正を提供する。該設定は、外部から上書き及び監視を行うことも可能である。上書き制御信号は、外部のハードウェア／ソフトウェア、又はその他の制御インタフェースから受信され得る。最後に、受信器１２０からデジタルデータを送信するために、リタイマー１３０の出力に送信器１４５が接続される。]
[0017] 実施形態は、リタイミングされたデジタルビット群を、異なる実施形態の様々な位置に送信することができる。例えば、一実施形態において、リタイミングされたデジタルデータは、分析機器、又はデータ分析及びシステムデバッグのための論理機能を含む特定用途向け集積回路（ＡＳＩＣ）に送信され得る。他の例では、ＡＳＩＣに代えてフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を使用することができるよう、受信器内に一層多くの送信器を（例えば、複数の送信器１４５を並列に）追加することにより、高速な到来データストリームを、より低速なトラフィックに変換することができる。なお、様々な実施形態において、リンク層及びプロトコル機能は、受信器１２０又はバックエンドＡＳＩＣ内に統合されることが可能である。]
[0018] 最適性能を確保するため、実施形態は更に、到来データ・アイのアイ開口を監視し、アイの幅に基づいて制御設定を訓練するためのダイ上スコープ（on-die scope；ＯＤＳ）を含んでいてもよい。図２に示すように、受信器１２０’は、図１の受信器１２０の構成と同様に構成され得る。しかしながら、データ・アイに関するアイ開口情報を決定するために、ダイ上スコープ１３５が存在している。図示のように、ダイ上スコープ（ＯＤＳ）１３５は、リタイマー１３０からの情報を受信し且つアイ開口の指標をＦＳＭ１４０に提供するように結合され得る。一実施形態において、アイ開口情報は、データ・アイの幅に相当し得る。代替的に、例えばアイ開口振幅、アイ開口面積又はその他のデータ・アイ指標情報などのその他のアイ開口情報であってもよい。このような情報は、フィードバック及びトレーニングの目的で、データをサンプリングするためにも使用される１つ以上のクロック（例えば、エラーサンプリングクロック）のために提供され得る。] 図１ 図２
[0019] この情報に基づいて、ＦＳＭ１４０はＡＦＥ１２５及びリタイマー１３０の双方に制御情報を送信し得る。例えば、受信した情報に基づいて、ＦＳＭ１４０は、例えばイコライザ、ドループ制御部、オフセット制御部、入力終端抵抗、積分器などの様々なアナログフロントエンド部を制御し得る。さらに、ＦＳＭ１４０は、例えば、リタイマー１３０内で使用される１つ以上のサンプリングクロックを動的に更新するための、１つ以上の位相補間器の制御情報といった制御情報をリタイマー１３０に提供してもよい。]
[0020] 実施形態は、電源オンの後に初期校正を実行し得るとともに、例えば電圧及び温度などの時変因子を補償するためにリアルタイムトレーニングを実行し得る。なお、実行される初期トレーニングは、既知の、未知の、あるいは非決定論的すなわちランダムな、到来データを用いて実行され得る。すなわち、このトレーニング段階では、ＬＵＴに結合された送信器が既知のトレーニングパターンを送信する必要はない。それに代えて、実施形態はランダムな情報を用いてトレーニングを実行し得る。より具体的には、ＯＤＳ１３５及びＦＳＭ１４０は、既知のトレーニングパターンを探索してそれに追随するのではなく、到来データストリーム内に存在する遷移を用いて校正を実行し得る。斯くして、その周辺でデータ・アイの遷移が発生するウィンドウであって、当該ウィンドウから遠ざかり且つデータ・アイの中心に向かうようにデータサンプリングクロックを移動させるためのウィンドウを構築することができる。例えば、ＯＤＳ１３５によってＦＳＭ１４０に提供される情報は、アイの幅に関する所与のウィンドウ内で発生する遷移に各々が対応する複数のカウントを含んでいてもよい。他の例では、遷移を指し示すものがＯＤＳ１３５からＦＳＭ１４０に送信され、ＦＳＭ１４０が各ウィンドウ内で発生する遷移をカウントすることができてもよい。例えば、各々がサンプリングクロックとエラークロックとの間の単位間隔（ＵＩ）の一部に相当する３つのウィンドウが構築されてもよい。カウントは、ウィンドウごとに管理され、ＯＤＳ１３５からＦＳＭ１４０に提供され得る。ＦＳＭ１４０はこれら複数のカウントを分析し、最も少ない数の遷移を有するウィンドウ（これは、データ・アイの実質的に中心で発生するサンプリングクロック位相に相当する可能性が高い）を決定し得る。しかしながら、その他の実装例も可能である。なお、同一の受信器内の各経路を独立にトレーニングすることが可能である。すなわち、様々な実装例において、図１の受信器１２０及び図２の受信器１２０’は、当該受信器が結合されるＬＵＴの所与の差動経路に各パスを関連付けて図１及び２に示したのと同じように各経路又はパスが構成された、複数の経路又はパスを有していてもよい。] 図１ 図２
[0021] トレーニングを実行する様々な手法が様々な実施形態にて実現され得る。図３を参照するに、本発明の一実施形態に従ったトレーニング動作のフロー図が示されている。図３に示すように、方法２００は、本発明の一実施形態に従った受信器内の様々なパラメータの適応制御を可能にするように、初期設定においてと、通常システム動作においてとの双方で行われるトレーニングに相当し得る。] 図３
[0022] 図３に示すように、方法２００は、オフセット設定を掃引（スイープ）することによって開始し得る。オフセット設定は、ＥＭカップラチャネル、又は受信器のアナログフロントエンド内の１つ以上の利得段に関連付けられ得る。複数サイクルの到来データの間に例えばアナログフロントエンドの１つ以上の利得段などの様々な構成要素に様々なオフセット値が与えられているとき、最適設定が決定され得る。より具体的には、最適設定は、ＡＦＥ１２５の出力から生成される出力データが切り替わる（トグルする）ときに生じ得る。すなわち、一部の実装例において、特に差動式の実装例において、正の信号線上の値と負の信号線上の値とが切り替わるとき、それは最適なオフセット設定を指し示すものであり得る。従って、ブロック２１０にて、このオフセット設定が取得され、アナログフロントエンドの様々な構成要素に制御信号を提供するために使用され得る。なお、一部の実装例においては、（例えば、図１に関する）リタイマー１３０のフィードバック経路が、出力の切り替わりを決定するために分析されるデータ出力を提供し得る。] 図１ 図３
[0023] なおも図３を参照するに、次にブロック２２０にて、ドループ設定がその設定の全範囲でスイープされ得る。これらのドループ設定を用いて、アイ・サイズに基づく最適ドループ設定が決定され得る。なお、ブロック２２０は、各ドループ設定に対してイコライゼーション設定の範囲がスイープされるブロック２２５の入れ子ループを含んでいる。故に、第１のドループ設定において、イコライゼーション設定の範囲がスイープされる。スイープされたイコライゼーション設定の範囲のなかで、アイ・サイズに基づいて、最適の設定が決定される。すなわち、該範囲のイコライゼーション設定のうち１つの設定が、最大の値を有するアイの幅をもたらす。スイープされたイコライゼーション設定のうちのこのイコライゼーション設定は、例えばＦＳＭに結合された記憶手段である一時的な記憶手段に記憶され得る。その後、制御はループを辿ってブロック２２０に戻り、例えば設定されたタイミングの範囲の次の値の組にドループ設定を調整するようにドループ設定がスイープされる。この更新されたドループ設定において、再びイコライゼーション設定がスイープされ、最も広いアイ幅に関するイコライゼーション設定が再び決定される。この処理は、全てのドループ設定のスイープが完了するまで繰り返し実行され得る。従って、ブロック２２０の最後で、複数のドループ設定のうちで最良の性能（例えば、最大アイ幅）を有する１つに基づいて、最適に決定されたドループ／イコライゼーション設定が設定され得る。故に、アナログフロントエンドに関するこれらの様々な値が、ＦＳＭ１４０からＡＦＥ１２５への制御信号を介して適用され、受信器１２０の最適動作が可能にされ得る。このようなトレーニングの後、通常の受信器動作が行われ、図３のトレーニング方法は休止状態２３０に入り得る。] 図３
[0024] さらにリアルタイム動作中にも適応挙動を実現するために、更なるリアルタイムトレーニングが行われてもよい。具体的には、ユーザにより制御され得る、あるいは外部要素により設定され得る、あるいはＦＳＭによって決定され得る所与の間隔で、オフセット経路（トラック）の有効化が開始されているかが決定され得る（菱形ブロック２４０）。そうであれば、オフセット設定が更新され得る。ブロック２４５に示すように、その設定はアイ測定に基づき得る。例えば、オフセット設定が第１の方向に更新され、アイ幅が測定される。アイ幅が大きくなる場合、オフセット制御のこの更新された設定が用いられる。そうでない場合には、その設定は（元の設定から）その他の方向に調整され、アイ幅が一層広い幅に変化するかが決定され得る。そうであれば、２番目に更新された値が、オフセット値を制御するために用いられ得る。それ以外の場合には、制御値の更新は行われない。図３に示すように、制御はブロック２４５からブロック２３０へと戻る。] 図３
[0025] なおも図３を参照するに、後の時点で、オフセットトラックの有効化が開始されているかが決定されてもよい。開始されていなければ、制御は菱形ブロック２５０へと進み、ドループトラックの更新が有効にされているかが決定され得る。そうであれば、制御はブロック２５５へと進み、そこでドループ設定が更新され得る。ブロック２４５に関して上述したのと同様にして、ドループ設定を更新すべきかの決定は、現在のアイ幅の値と、対応する更新されたドループ設定で決定される値との間でのアイ幅の指標に基づき得る。その更新（実行される場合）後、制御はブロック２３０に戻る。再び、後の時点で、オフセットトラック更新、ドループトラック更新又はイコライザトラック更新が有効にされているかが決定され得る。菱形ブロック２６０においてイコライザトラック更新が有効にされている場合、制御はブロック２６５へと進み、そこでイコライザ設定が更新され得る。ブロック２４５及び２５５においてのように、イコライザ更新はアイ幅の指標に基づき得る。その更新後、制御はブロック２３０に戻る。図３の実施形態における特定の実装例を用いて説明したが、本発明の範囲はこれに限定されるものではない。例えば、トレーニングのアルゴリズムを、用いられるその他の制御設定（例えば、ＡＦＥ入力終端）に拡張することが可能である。] 図３
[0026] 実施形態は、故に、例えばデスクトップコンピュータ及びサーバのプロセッサなどの様々な部品単位のコストを低減する、非侵襲的なプローブ技術を用いた高速シリアルバスのその場（in-situ）デバッグ及び試験を提供する。また、ＥＭプローブ結合を可能にすることにより、ダイ上のミラーポート（試験用ポートとして使用される）を排除することができるので、有意なダイ面積の節約が達成され得る。実施形態は、例えば二点間（ポイントツーポイント）インターコネクト技術、ＰＣＩＥｘｐｒｅｓｓ（登録商標）仕様書基礎仕様第１．１版（２００５年３月２８日発行）に基づくＰＣＩ（Peripheral Component Interconnect）Ｅｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ（登録商標））リンク、ダブルデータレート（ＤＤＲ）、及びその他の高データレートバス／リンクプローブアプリケーションなどの、様々なバスアーキテクチャを探査するために使用され得る。さらに、実施形態は、デュアルインラインメモリモジュール（ＤＩＭＭ）又はその他のデバイス上のリピーターの必要なく、電磁的に探査するために用いられ得る。]
[0027] 高められた監視リンクレートでのロジックプローブの信頼性及び性能の向上は、より迅速な製品のデバッグを提供し、より迅速な市場への製品導入と、バグ報告の手戻りのより迅速なデバッグとを可能にし、それにより、バグが分離され且つソフトウェア、試験、処理又はその他の次善策が時間内に特定され、コストのかかる手戻り及びリコールが確実に防止され得る。]
[0028] 図４は、本発明の他の一実施形態例に従ったシステムを示している。その他の実施形態及び構成も使用され得る。より具体的には、図４は、図１に関して説明したのと同様にしてＬＵＴ７０によって接続された送信デバイス５０と受信デバイス６０とを示している。この例においては、送信デバイス５０と受信デバイス６０との間で、ＤＣバランスをとられたデータ信号、又はＤＣバランスをとられていないデータ信号が伝送され得る。] 図１ 図４
[0029] 図４は、ＬＵＴ７０に結合されたＥＭカップラプローブ１１０と、ＥＭカップラプローブ１１０に結合された受信器４２０とを含むＥＭ受信器４００を示している。ＥＭカップラプローブ１１０は、サンプリングされた電磁信号を提供し得る。受信器４２０は、ＬＵＴ７０上で伝送されるデータ（又はデータパターン）に基づいて、ＥＭカップラプローブ１１０から、サンプリングされた電磁信号を受信し得る。受信器４２０は、デジタル化され且つリタイミングされた信号を提供することができ、上述の受信器１２０若しくは１２０’、又はＥＭカップラプローブ１１０から受信した電磁信号に基づく復元され且つリタイミングされたデジタル信号を提供するその他の受信器に相当し得る。] 図４
[0030] 図４は更に、受信器４２０に結合され、リタイミングされた信号を受信して該信号の正当性又は不当性を確認する分析装置４３０を示している。分析装置は、オシロスコープ、ロジックアナライザ、カスタムハードウェア／ソフトウェア、及び／又はデジタル信号を分析するファームウェアを含み得る。一例として、分析装置４３０は、到来デジタルデータを、ＬＵＴ７０で伝送されるデータに対応するテストデータと比較し得る。このテストデータは、分析装置４３０上でメモリ装置に適切に格納されることができ、それに格納されるのに先立って別のデータ源から提供されてもよい。] 図４
[0031] 実施形態は、数多くの異なる種類のシステムを探査するために使用され得る。図５を参照するに、本発明の他の一実施形態に従ったシステムのブロック図が示されている。図５に示すように、マルチプロセッサシステム５００は、二点間インターコネクトシステムであり、二点間インターコネクト５５０を介して結合された第１のプロセッサ５７０と第２のプロセッサ５８０とを含んでいる。図５に示すように、プロセッサ５７０及び５８０の各々は、第１及び第２のプロセッサコア（すなわち、プロセッサコア５７４ａ及び５７４ｂ、プロセッサコア５８４ａ及び５８４ｂ）を含むマルチコアプロセッサとし得る。一例として、インターコネクト５５０は、本発明の一実施形態に従った受信器に結合されたＥＭ結合を用いて探査され得る。なお、その他のアーキテクチャも可能である。例えば、図５の二点間アーキテクチャに代えて、システムはマルチドロップ形式のバス、又はその他のそのようなアーキテクチャを実装していてもよい。] 図５
[0032] なおも図５を参照するに、第１のプロセッサ５７０は更に、メモリコントローラハブ（ＭＣＨ）５７２と、二点間（Ｐ−Ｐ）インタフェース５７６及び５７８を含んでいる。同様に、第２のプロセッサ５８０は更に、ＭＣＨ５８２と、Ｐ−Ｐインタフェース５８６及び５８８を含んでいる。図５に示すように、ＭＣＨ５７２及び５８２は、プロセッサをそれぞれのメモリ、すなわち、メモリ５３２及びメモリ５３４に結合している。メモリ５３２及び５３４は、それぞれのプロセッサにローカルに取り付けられたメインメモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））の一部とし得る。第１のプロセッサ５７０及び第２のプロセッサ５８０は、それぞれ、Ｐ−Ｐインターコネクト５５２及び５５４を介してチップセット５９０に結合され得る。図５に示すように、チップセット５９０はＰ−Ｐインタフェース５９４及び５９８を含んでいる。] 図５
[0033] また、チップセット５９０は、チップセット５９０をＰ−Ｐインターコネクト５３９高性能グラフィックエンジン５３８と結合するためのインタフェース５９２を含んでいる。そして、チップセット５９０は、インタフェース５９６を介して第１のバス５１６に結合され得る。図５に示すように、第１のバス５１６には、様々なＩ／Ｏ装置５１４とともに、第１のバス５１６を第２のバス５２０に結合するバスブリッジ５１８が結合され得る。第２のバス５２０には、例えば、キーボード／マウス５２２、通信装置５２６、及び一実施形態においてコード５３０を含み得る例えばディスクドライブ若しくはその他の大容量記憶装置などのデータ記憶装置５２８といった、様々な装置が結合され得る。さらに、音声Ｉ／Ｏが第２のバス５２０に結合されてもよい。] 図５
[0034] 実施形態は、コードにて実装されてもよく、また、命令を実行するようにシステムをプログラムするために使用されることが可能な命令を格納した記憶媒体に記憶されてもよい。記憶媒体は、以下に限られないが、フロッピー（登録商標）ディスク、光ディスク、コンパクトディスク型読み出し専用メモリ（ＣＤ−ＲＯＭ）、書換可能型コンパクトディスク（ＣＤ−ＲＷ）及び磁気光ディスクを含む何らかのタイプのディスク、例えば読み出し専用メモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）やスタティックランダムアクセスメモリ（ＳＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、消去可能読み出し専用メモリ（ＥＰＲＯＭ）、フラッシュメモリ、及び電気的消去可能読み出し専用メモリ（ＥＥＰＲＯＭ）などの半導体デバイス、磁気カード若しくは光カード、又は電子的な命令を格納するのに適したその他の種類の媒体を含み得る。]
[0035] 限られた数の実施形態に関して本発明を説明したが、当業者は、それらの実施形態からの数多くの変更及び変形を認識するであろう。添付の請求項は、本発明の精神及び範囲に入る全ての変更及び変形に及ぶものである。]

权利要求:

請求項1
被試験デバイス（ＤＵＴ）又は被試験リンク（ＬＵＴ）からの信号を電磁的にサンプリングする電磁カップラプローブから、サンプリングされた電磁信号を受信し、前記ＤＵＴ又はＬＵＴからの前記信号に対応するデジタル信号を出力する受信デバイス、を有する集積回路。
請求項2
前記受信デバイスは、前記サンプリングされた電磁信号を受信し、前記サンプリングされた電磁信号を前記デジタル信号に変換するリタイマーを含む、請求項１に記載の集積回路。
請求項3
前記リタイマーに結合され、前記リタイマーからアイ・サイズ情報を受信し、且つアイ・サイズの指標を有限状態機械（ＦＳＭ）に提供するダイ上スコープ、を更に有する請求項２に記載の集積回路。
請求項4
前記ＦＳＭは、前記ダイ上スコープからのフィードバック情報に応答して、前記リタイマーのサンプリングクロックの位相を制御する、請求項３に記載の集積回路。
請求項5
前記リタイマーに結合され、ロジックアナライザ、又は前記受信デバイスに取り付けられた分析用特定用途向け集積回路（ＡＳＩＣ）、への伝送のために前記デジタル信号を調整する送信器、を更に有する請求項２に記載の集積回路。
請求項6
当該集積回路は更に、前記サンプリングされた電磁信号を受信し且つ該電磁信号を調整するアナログフロントエンドを含み、該アナログフロントエンドの出力が前記リタイマーの入力に接続される、請求項２に記載の集積回路。
請求項7
前記ＦＳＭは、前記ＬＵＴ上で伝送される非決定論的データが前記電磁カップラプローブから前記受信デバイスに提供されるトレーニング段階中に、前記アナログフロントエンドの適応制御を実行する、請求項６に記載の集積回路。
請求項8
前記ＦＳＭは、少なくとも部分的に前記非決定論的データに基づいて、サンプリングクロックの最適位置を決定する、請求項７に記載の集積回路。
請求項9
電磁プローブに結合された受信器回路にて、被試験リンク（ＬＵＴ）に結合された前記電磁プローブから非決定論的データを受信するステップ；前記受信器回路のアナログフロントエンド（ＡＦＥ）からの出力信号が切り替わるまで、前記ＡＦＥの少なくとも１つの第１の制御設定を調整するステップ；第１の複数回の繰り返しにわたって、少なくとも１つの第２の制御設定を調整し、各繰り返しにて前記非決定論的データに対応するデータ・アイのサイズを決定するステップ；前記出力信号が切り替わるときの設定に対応させて前記少なくとも１つの第１の制御設定を設定し、且つ決定されたデータ・アイのサイズに基づいて前記少なくとも１つの第２の制御設定を設定することで、前記受信器回路のトレーニング段階を完了するステップ；及び前記ＬＵＴの試験動作中に、前記第１及び第２の制御設定のうちの少なくとも１つを適応的に更新するステップ；を有する方法。
請求項10
前記第１の複数回の繰り返しの各々において、第２の複数回の繰り返しにわたって、少なくとも１つの第３の制御設定を調整するステップ、を更に有する請求項９に記載の方法。
請求項11
前記第１、第２及び第３の制御設定は、それぞれ、オフセット設定、ドループ設定及びイコライゼーション設定を含む、請求項１０に記載の方法。
請求項12
前記受信器回路は、前記電磁プローブに結合された集積回路であり、当該方法は、前記受信器回路のダイ上スコープにて前記データ・アイのサイズを決定することを有する、請求項９に記載の方法。
請求項13
状態機械にて、前記ダイ上スコープから前記データ・アイのサイズを受信し、少なくとも部分的に前記データ・アイのサイズに基づいて、前記受信器回路のリタイマーのサンプリングクロックを制御するステップ、を更に有する請求項１２に記載の方法。
請求項14
前記サンプリングクロックに応答して前記リタイマーにて前記非決定論的データをサンプリングし、前記非決定論的データに対応するデジタル信号を前記受信器回路から送信するステップ、を更に有する請求項１３に記載の方法。
請求項15
被試験デバイス（ＤＵＴ）からの信号を電磁的にサンプリングする電磁カップラプローブ；及び前記電磁カップラプローブに結合され、前記電磁カップラプローブからサンプリングされた電磁信号を受信し、前記サンプリングされた電磁信号に対応するデジタル信号を出力する受信デバイス；を有するシステム。
請求項16
前記受信デバイスは、前記サンプリングされた電磁信号を受信し、前記サンプリングされた電磁信号を前記デジタル信号に変換するリタイマーを含む、請求項１５に記載のシステム。
請求項17
前記リタイマーに結合され、前記リタイマーからアイ幅情報を受信し、且つアイ幅指標を有限状態機械（ＦＳＭ）に提供するダイ上スコープ、を更に有する請求項１６に記載のシステム。
請求項18
前記受信デバイスは、前記サンプリングされた電磁信号を受信し且つ前記サンプリングされた電磁信号を調整するアナログフロントエンドを更に含む集積回路であり、該アナログフロントエンドの出力が前記リタイマーの入力に結合される、請求項１７に記載のシステム。
請求項19
前記ＦＳＭは、前記ＤＵＴ上で伝送される非決定論的データが前記電磁カップラプローブから前記受信デバイスに提供されるトレーニング段階中に、前記リタイマーの適応制御を実行する、請求項１８に記載のシステム。
請求項20
前記ＦＳＭは、前記トレーニング段階にて決定された少なくとも１つの設定を更新するため、通常試験動作中にも前記適応制御を実行する、請求項１９に記載のシステム。